半導體

聯發科採用台積電2奈米製程的首批晶片達效能與功耗里程碑,預計2026年底上市



連于慧 2025.9.16

聯發科宣佈,首款採用台積電2奈米製程的旗艦系統單晶片(SoC)已成功完成設計定案(tape out),成為首批採用台積電2奈米製程的公司之一,並預計2026年底進入量產。

聯發科與台廠電一直以來持續在旗艦行動平台、運算、車用、資料中心等應用領域,一同打造兼具高效能與低功耗的晶片組,而此次合作更象徵雙方堅實夥伴關係的全新里程碑。

聯發科指出,台積電的2奈米製程技術首次採用能夠帶來更優異的效能、功耗與良率的奈米片(Nanosheet)電晶體結構,且聯發科首款採用台積電全新2奈米製程的晶片,也預計於2026年底上市。

台積電強化版2奈米製程技術與現有的N3E製程相比,邏輯密度增加1.2倍,在相同功耗下效能提升高達18%,並能在相同速度下功耗減少約36%。聯發科總經理陳冠州表示,此次採用台積電2奈米製程技術的晶片開發,再次展現我們領先業界,將先進半導體製程技術廣泛應用到多元解決方案的創新能力,與台積電的長期緊密合作,讓聯發科旗艦產品擁有最高效能與最佳能效,為全球客戶帶來從邊緣到雲端的卓越解決方案。

台積電業務開發、全球業務資深副總經理暨副共同營運長張曉強博士表示,2奈米技術標誌著進入奈米片時代的重要一步,展現了台積電為滿足客戶需求所付出的不懈努力,通過持續調整和提升我們的技術,提供高效能的計算能力。台積電與聯發科技持續合作,旨在最大化提升性能與能效,覆蓋廣泛的應用領域。