半導體
台積電張曉強:摩爾定律是否已失效? I don’t care!
台積電全球業務及海外營運辦公室資深副總暨副共同營運長張曉強接受TechTechPotato YouTube頻道接專訪中談到關於摩爾定律、CoWoS、A16製程技術的看法,以下是部份內容整理:
很多人說摩爾定律已經失效,台積電怎麼看?
我不在乎。只要我們能夠繼續推動技術進步,我不在乎摩爾定律是否有效。
許多人只是基於平面微縮two-dimensional scaling對摩爾定律進行了狹隘的定義,事實上已不是如此。看行業內許多創新可知道,我們仍在繼續尋找不同的方法,將更多功能和更多能力整合到更小的外形尺寸。我們繼續實現更高性能和低耗電。因此,從這個角度而言,我認為摩爾定律或技術微縮的步伐持續。我們將持推動產業向前發展。
有收到過來自客戶的令人驚奇的要求嗎?
不會。我們與客戶密切合作,同時保持開放,確保客戶選擇正確的技術。請記住,我們是晶圓代工業務,目標是幫助客戶實現成功的產品。我的老闆常常告訴我:“我們是晶圓代工業務,要與客戶共同努力以取得成功,但有一個順序,客戶必須先成功,然後我們才能成功。”
Nvidia、AMD、英特爾對CoWoS需求量都很大,目前台積電擴產的進展如何?
對我們來說,CoWoS 是 AI 加速器的主力。你可以看到目前所有的大型 AI 加速器設計,幾乎都是基於台積電 N5 或 N4 技術加上 CoWoS為主。
我們正在迅速擴大 CoWoS 產能,複合年增長率遠高於60%。這個數字非常高,但仍在繼續增長,我們與客戶密切合作,確保滿足他們最關鍵的需求。
上述是指CoWoS產能,同時我們也在擴大自身CoWoS的能力。
目前最先進的AI加速器,CoWoS 中介層尺寸大約是光罩尺寸的3倍,而光罩尺寸約為800 平方毫米,這提供了集成全光罩尺寸SoC,以及最多8個HBM堆疊的能力。但在兩年後,我們將能夠將中介層尺寸擴大到光罩尺寸的 4.5 倍,讓我們的客戶整合最多12個HBM堆疊。往前看,我們的研發團隊已經開始將 CoWoS 中介層尺寸擴大到光罩尺寸的 7 倍或 8 倍。
12個HBM堆疊夠嗎? 大家想要更多!
台積電也宣布了另一項創新的系統級整合技術:晶圓系統 (SoW)。你想,晶圓加工設備所能製造的最大尺寸是單一300 毫米晶圓,因此我們將晶圓作為基礎層,並將所有邏輯和高頻寬DRAM 整合在一起,以整合整個晶圓區域。因此,如果你使用 CoWoS 術語來衡量,中介層尺寸的「X」數是 40 倍,非常龐大。這就是我們為客戶提供的服務,以繼續整合更多運算功能和更多記憶體頻寬,滿足未來AI需求。
A16製程技術和全新Super Power Rail 技術,帶來哪些創新?
A16 是一項重大的技術改進,採用奈米片電晶體,是業界領先且最先進的電晶體架構,特別適合HPC 和 AI 應用。
同時,我們也增加創新的背面供電設計,這樣的設計可以讓客戶將電源佈線從正面移到背面,進而騰出空間來提高效能,同時改善電源。
我們的方法與傳統的 BSPDN 設計非常不同,在傳統的背面電源軌中,你只需鑽孔即可將背面金屬連接到正面金屬,但這樣做會佔用空間,並且必須擴大庫單元的佔用空間。在我們的設計中,採用了非常創新的方法,將觸點或電晶體、電晶體的源極移到背面,而不會改變庫單元的佔用空間。
為了實現這一目標,是否會讓傳統的製造步驟會有些混亂?
是的。但我不想討論特定的流程步驟,我們的研發團隊不會很高興聽到這樣的討論。
這樣就像三明治設計:電晶體、訊號和電源,肯定會增加很多製造成本吧?
這是肯定的,但如果你看密度、功率和效能的優勢,我認為它的價值遠超過成本。這對HPC和AI尤其重要,因為節能運算是關鍵驅動因素。
是否選擇使用A16製程技術,也必須要採用超級電軌Super Power Rail)這種背面供電的設計?
A16製程本身定義就擁有超級電源軌,但我們也提供了技術選項,讓我們的客戶可以繼續利用現有的設計資料,而不必使用背面供電。例如,在電源佈線較不密集的行動應用中,您不必使用背面供電。
台積電得A16製程會在什麼時候推出呢?
我們的目標是在 2026 年下半年為主要客戶投入 A16 生產,從台灣開始生產。
關於導入ASML新一代高數值孔徑EUV設備,台積電怎麼想的?
回顧一下,台積電是業界第一個將EUV引入大量生產的公司,就EUV的生產使用和生產效率而言,我們今天仍然處於領導地位。我認為我們的研發團隊將繼續研究新的 EUV 功能,顯然包括高數值孔徑high-NA EUV,有很多考慮因素,像是可擴充性和成本等。
很多人說摩爾定律已經失效,台積電怎麼看?
我不在乎。只要我們能夠繼續推動技術進步,我不在乎摩爾定律是否有效。
許多人只是基於平面微縮two-dimensional scaling對摩爾定律進行了狹隘的定義,事實上已不是如此。看行業內許多創新可知道,我們仍在繼續尋找不同的方法,將更多功能和更多能力整合到更小的外形尺寸。我們繼續實現更高性能和低耗電。因此,從這個角度而言,我認為摩爾定律或技術微縮的步伐持續。我們將持推動產業向前發展。
有收到過來自客戶的令人驚奇的要求嗎?
不會。我們與客戶密切合作,同時保持開放,確保客戶選擇正確的技術。請記住,我們是晶圓代工業務,目標是幫助客戶實現成功的產品。我的老闆常常告訴我:“我們是晶圓代工業務,要與客戶共同努力以取得成功,但有一個順序,客戶必須先成功,然後我們才能成功。”
Nvidia、AMD、英特爾對CoWoS需求量都很大,目前台積電擴產的進展如何?
對我們來說,CoWoS 是 AI 加速器的主力。你可以看到目前所有的大型 AI 加速器設計,幾乎都是基於台積電 N5 或 N4 技術加上 CoWoS為主。
我們正在迅速擴大 CoWoS 產能,複合年增長率遠高於60%。這個數字非常高,但仍在繼續增長,我們與客戶密切合作,確保滿足他們最關鍵的需求。
上述是指CoWoS產能,同時我們也在擴大自身CoWoS的能力。
目前最先進的AI加速器,CoWoS 中介層尺寸大約是光罩尺寸的3倍,而光罩尺寸約為800 平方毫米,這提供了集成全光罩尺寸SoC,以及最多8個HBM堆疊的能力。但在兩年後,我們將能夠將中介層尺寸擴大到光罩尺寸的 4.5 倍,讓我們的客戶整合最多12個HBM堆疊。往前看,我們的研發團隊已經開始將 CoWoS 中介層尺寸擴大到光罩尺寸的 7 倍或 8 倍。
12個HBM堆疊夠嗎? 大家想要更多!
台積電也宣布了另一項創新的系統級整合技術:晶圓系統 (SoW)。你想,晶圓加工設備所能製造的最大尺寸是單一300 毫米晶圓,因此我們將晶圓作為基礎層,並將所有邏輯和高頻寬DRAM 整合在一起,以整合整個晶圓區域。因此,如果你使用 CoWoS 術語來衡量,中介層尺寸的「X」數是 40 倍,非常龐大。這就是我們為客戶提供的服務,以繼續整合更多運算功能和更多記憶體頻寬,滿足未來AI需求。
A16製程技術和全新Super Power Rail 技術,帶來哪些創新?
A16 是一項重大的技術改進,採用奈米片電晶體,是業界領先且最先進的電晶體架構,特別適合HPC 和 AI 應用。
同時,我們也增加創新的背面供電設計,這樣的設計可以讓客戶將電源佈線從正面移到背面,進而騰出空間來提高效能,同時改善電源。
我們的方法與傳統的 BSPDN 設計非常不同,在傳統的背面電源軌中,你只需鑽孔即可將背面金屬連接到正面金屬,但這樣做會佔用空間,並且必須擴大庫單元的佔用空間。在我們的設計中,採用了非常創新的方法,將觸點或電晶體、電晶體的源極移到背面,而不會改變庫單元的佔用空間。
為了實現這一目標,是否會讓傳統的製造步驟會有些混亂?
是的。但我不想討論特定的流程步驟,我們的研發團隊不會很高興聽到這樣的討論。
這樣就像三明治設計:電晶體、訊號和電源,肯定會增加很多製造成本吧?
這是肯定的,但如果你看密度、功率和效能的優勢,我認為它的價值遠超過成本。這對HPC和AI尤其重要,因為節能運算是關鍵驅動因素。
是否選擇使用A16製程技術,也必須要採用超級電軌Super Power Rail)這種背面供電的設計?
A16製程本身定義就擁有超級電源軌,但我們也提供了技術選項,讓我們的客戶可以繼續利用現有的設計資料,而不必使用背面供電。例如,在電源佈線較不密集的行動應用中,您不必使用背面供電。
台積電得A16製程會在什麼時候推出呢?
我們的目標是在 2026 年下半年為主要客戶投入 A16 生產,從台灣開始生產。
關於導入ASML新一代高數值孔徑EUV設備,台積電怎麼想的?
回顧一下,台積電是業界第一個將EUV引入大量生產的公司,就EUV的生產使用和生產效率而言,我們今天仍然處於領導地位。我認為我們的研發團隊將繼續研究新的 EUV 功能,顯然包括高數值孔徑high-NA EUV,有很多考慮因素,像是可擴充性和成本等。